This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Kenichi WATANABE

Serial No.: Not Yet Assigned

Filed: January 18, 2002

For: SEMICONDUCTOR DEVICE CAPABLE OF SUPPRESSING CURRENT CONCENTRATION IN PAD AND ITS MANUFACTURE METHOD

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents Washington, D.C. 20231

January 18, 2002

Sir:

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-271416, filed September 7, 2001

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 020029

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

DWH/ll

Donald W. Hanson Reg. No. 27,133

Reg No. 32,878

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 9月 7日

出願番号

Application Number:

特願2001-271416

出 顧 人
Applicant(s):

富士通株式会社

2001年11月16日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

0140837

【提出日】

平成13年 9月 7日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/3205

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

渡邉 健一

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100091340

【弁理士】

【氏名又は名称】

髙橋 敬四郎

【電話番号】

03-3832-8095

【選任した代理人】

【識別番号】

100105887

【弁理士】

【氏名又は名称】

来山 幹雄

【電話番号】

03-3832-8095

【手数料の表示】

【予納台帳番号】

009852

【納付金額】

21,000円

1

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705794

【包括委任状番号】 0109607

【プルーフの要否】

【書類名】

明細書

【発明の名称】

半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 (a) 表面上に半導体素子が形成された半導体基板の上に、 絶縁材料からなる第1の層間絶縁膜を形成する工程と、

- (b) 前記第1の層間絶縁膜の上に、絶縁材料からなる第1の層内絶縁膜を形成する工程と、
- (c) 前記第1の層内絶縁膜に凹部を形成する工程であって、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広い幅を有し、該パッド部内に複数の凸部が残されており、該パッド部の外周を外周線とし第1の幅を有する枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置されるように凹部を形成する工程と、
- (d)前記凹部内を埋め込むように、前記半導体基板上に導電性材料からなる第1の膜を形成する工程と、
- (e)前記第1の膜の上層部を除去し、前記凹部内に残った該第1の膜からなる第1のパッドを形成する工程と

を有する半導体装置の製造方法。

【請求項2】 前記工程(e)の後、さらに、

- (f)前記第1の層内絶縁膜及び残された前記第1の膜の上に、絶縁材料からなる第2の層間絶縁膜を形成する工程と、
- (g)前記第2の層間絶縁膜にビアホールを形成する工程であって、基板の法線に平行な視線で見たとき、該ビアホールが前記第1のパッドに内包されるように前記ビアホールを形成する工程と、
- (h)前記第2の層間絶縁膜の上に、前記ビアホール内を経由して前記第1の パッドに接続された第2のパッドを形成する工程と を有する請求項1に記載の半導体装置の製造方法。

【請求項3】 前記工程(h)の後、さらに、

(i)前記第2のパッドに導電性の針を接触させて、前記半導体素子の検査を 行う工程を含む請求項2に記載の半導体装置の製造方法。

【請求項4】 前記工程(i)の後、さらに、

(j)前記第2のパッドの内側を通過するように、前記半導体基板をスクライビングする工程を含む請求項3に記載の半導体装置の製造方法。

【請求項5】 前記第2の枠状領域よりも内側の中央領域には前記凸部が残されておらず、

さらに、前記工程(e)の後、前記第1の層内絶縁膜及び残された前記第1の 膜の上に、絶縁材料からなる第2の層間絶縁膜を形成する工程と、

前記第2の層間絶縁膜にビアホールを形成する工程であって、基板の法線に平 行な視線で見たとき、該ビアホールが前記中央領域に内包されるように前記ビア ホールを形成する工程と、

前記第2の層間絶縁膜の上に、前記ビアホール内を経由して前記第1のパッド に接続された第2のパッドを形成する工程と、

前記第2のパッドに、導線をワイヤボンディングする工程であって、基板の法線に平行な視線でみたとき、前記導線と前記第2のパッドとの接触部が前記ビアホールの外側まで広がるようにボンディングを行う工程と

を有する請求項1に記載の半導体装置の製造方法。

【請求項6】 半導体基板と、

前記半導体基板の上に形成された絶縁性材料からなる第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された第1の層内絶縁膜であって、該第1の層内絶縁膜の底面まで達する凹部が設けられており、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広く、該パッド部内に複数の凸部が残されており、該パッド部の外周を外周線とし第1の幅を有する枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置されている前記第1の層内絶縁膜と、

前記凹部のパッド部内に埋め込まれた第1のパッドと、

前記凹部の配線部内に埋め込まれた配線と

を有する半導体装置。

【請求項7】 前記第1の層内絶縁膜、前記第1のパッド、及び前記配線の上に形成され、基板の法線に平行な視線で見たとき、前記第1のパッドと部分的に重なるように配置されたビアホールが設けられている第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成され、前記ビアホール内を経由して前記第1 のパッドに接続された第2のパッドと

を有する請求項6に記載の半導体装置。

【請求項8】 前記配線近傍領域内に前記凸部が配置されていない請求項6 または7に記載の半導体装置。

【請求項9】 前記第2の枠状領域よりも内側の中央領域内に前記凸部が配置されていない請求項6乃至8のいずれかに記載の半導体装置。

【請求項10】 基板の法線に平行な視線で見たとき、前記ビアホールが前 記第1のパッドに内包されている請求項6万至9のいずれかに記載の半導体装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造方法及び半導体装置に関し、特にダマシン法で配線及びパッドを形成する際に、歩留まり低下を防止することができる半導体装置の製造方法、及びその製造方法に適した構造を有する半導体装置に関する。

[0002]

【従来の技術】

近年、半導体集積回路装置(LSI)の高集積化、微細化が進むに従って、多層配線の設計ルールも縮小化されてきた。金属層を部分的にエッチングして配線を残す手法に、技術的な限界が生じ始めている。そこで、絶縁膜に配線用の溝や導電性プラグ用のビアホールを形成しておき、後からこの溝やビアホールを導電性材料で埋め込むダマシン法が利用され始めている。

[0003]

微細加工によって形成された多層配線構造の上に、最終的に、外部回路との接続や検査のためのパッドが形成される。このパッドは、多層配線構造内の他のパターンに比べて比較的大きな寸法を有する。

[0004]

図12(A)を参照して、従来のダマシン法を用いたパッドの作製方法について説明する。

[0005]

図12(A)は、ダマシン法により作製されたパッドの断面図を示す。まず、シリコン基板上の層間絶縁膜500の表面上に、エッチングストッパ膜501及び絶縁膜502を堆積する。この2層に、開口503を形成する。

[0006]

次に、開口503の内面及び絶縁膜502の上面を覆うように、バリアメタル層504を形成する。バリアメタル層504の表面上に銅層をスパッタリングにより形成する。この銅層をシード層として、めっき法により厚い銅層を形成する。開口503内がめっきによる銅層で埋め込まれる。

[0007]

化学機械研磨(CMP)により、絶縁膜502の上に堆積した銅層及びバリアメタル層を除去する。図12(A)に示したように、開口503内に、めっきによる銅層からなるパッド505が残る。

[0008]

パッド505の面積が大きい場合には、パッド505の上面が窪む。この現象は、ディッシング(dishing)と呼ばれる。また、絶縁膜502の上面は、パッド505に近づくに従って徐々に下がった形状になる。この現象は、エロージョン(erosion)と呼ばれる。このように、CMP後の表面に、パッド部の下がった窪みが生ずる。

[0009]

図12(B)に示すように、ディッシングやエロージョンの生じた表面上に、 窒化シリコンからなるエッチングストッパ膜506と、酸化シリコンからなる層

4

間絶縁膜507が形成される。層間絶縁膜506の表面に、その下地表面に倣った窪みが生ずる。層間絶縁膜507の表面上にレジスト膜を形成し、フォトリソグラフィ技術を用いてパターンを形成する場合、窪みに起因して、露光時の焦点深度マージンが低下してしまう。また、この表面上にダマシン法により配線を形成する場合、CMP後に導電膜の残渣が発生し、プラグ同士が電気的に短絡してしまう。

[0010]

図12(C)は、図12(A)の絶縁膜502を下層の絶縁膜502Aと上層の絶縁膜502Bとの2層構造にした場合の断面を示す。下層の絶縁膜502Aは弗素添加酸化シリコンで形成され、上層の絶縁膜502Bは酸化シリコンで形成されている。エロージョンが生じると、開口503の縁に接する部分において、下層の絶縁膜502Aが露出してしまう場合がある。弗素添加酸化シリコンは吸湿性が高いため、露出した絶縁膜502Aが水分を吸収してしまう。吸湿した弗素添加酸化シリコン膜は、後の熱処理工程でガスを発生させたり、密着性を低下させたりする。

[0011]

下層の絶縁膜がポリアリルエーテル等の絶縁性有機物で形成されている場合には、吸湿及び密着性低下の他に、下記の問題が生じ得る。パッド505の上に、ダマシン法によって配線を形成する場合には、図2 (D) に示すように、パッド505の上に、窒化シリコンからなるエッチングストッパ膜506を形成する。このエッチングストッパ膜506をプラズマ励起型化学気相成長(PE-CVD)で形成する際に、反応によって H_2 と NH_3 とのプラズマが発生する。このため、露出した下層の絶縁膜502Aが、 H_2 と NH_3 とのプラズマに晒される。このプラズマにより、下層の絶縁膜502Aがエッチングされてしまい、空隙が形成される場合がある。また、膜自体が変質して、密着性が低下してしまう場合もある。

[0012]

また、エッチングストッパ膜506を成膜する前に、Cuパッドの表面に形成されている薄い酸化銅の膜を除去するために、例えばNH₃プラズマにより還元

処理が行われる。この還元処理時に、絶縁膜502Aが変質してしまう場合もある。

[0013]

図13(A)乃至(C)は、ディッシングやエロージョンの発生を抑制することを目的として提案されているパッドの平面図を示す。図13(A)および(C)に示されたパッドは、特開平11-150114号公報に開示され、図13(B)に示されたパッドは、特開平10-229085号公報に開示されている。いずれの場合も、パッド505の内部に、図12(A)に示した絶縁層502の残された絶縁領域502aが配置されている。絶縁領域502aが、CMP時の研磨停止層として作用するため、ディッシングやエロージョンの発生を抑制することができる。

[0014]

【発明が解決しようとする課題】

図14に、パッドと、それに連続する配線との平面図を示す。正方形のパッド 505の一つの辺に、配線510が接続されている。パッド505の内部に、複数の正方形状の絶縁領域502aが、行列状に配置されている。ディッシングやエロージョンの発生の抑制効果を高めるために、図13(C)の場合に比べて、絶縁領域502aの各々が小さくされ、その個数が多くなっている。

[0015]

配線510の幅をW1、パッド505の外周から、最も外側の絶縁領域502 aまでの距離をW2、相互に隣り合う絶縁領域502aの間隔をW3とする。配 線510を横断し、かつパッド505と配線510との境界線に最も近い位置に 配置された複数の絶縁領域502aを連ねる閉じた線511を考える。図14の 場合には、閉じた線511が6個の絶縁領域502a内を通過している。以下、 閉じた線511が(n+1)個の絶縁領域502a内を通過する場合を考える。

[0016]

配線510からパッド505に電流が流入する時、閉じた線511内に流入する電流と、閉じた線511から流出する電流とは等しい。すなわち、閉じた線511と配線510とが交差する長さW1の部分を通過する電流が、閉じた線51

1とパッド505の導電領域とが交差する長さ2×W2+n×W3の部分を通過する電流と等しくなる。

[0017]

次の不等式

[0018]

【数1】

 $W1 > 2 \times W2 + n \times W3$

が成立する場合、配線510内を流れる電流密度が許容限界値になると、パッド 505内において、閉じた線511と交差する方向に流れる電流密度が許容値を 超えてしまう。

[0019]

また、パッド505に導電性の針を接触させて、シリコン基板上に形成した半 導体素子の特性を検査する場合がある。パッド505内に絶縁領域502aが分 散されていると、パッド505と導電性の針との接触が不安定になってしまう。

[0020]

本発明の目的は、パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置及びその製造方法を提供することである。

[0021]

本発明の他の目的は、パッドに検査用の針を接触させる時のパッドと針との接触の不安定性を軽減することが可能なパッド構造を有する半導体装置及びその製造方法を提供することである。

[0022]

【課題を解決するための手段】

本発明の一観点によると、(a)表面上に半導体素子が形成された半導体基板の上に、絶縁材料からなる第1の層間絶縁膜を形成する工程と、(b)前記第1の層間絶縁膜の上に、絶縁材料からなる第1の層内絶縁膜を形成する工程と、(c)前記第1の層内絶縁膜に凹部を形成する工程であって、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広い幅を有し、該パッド部内に複数の凸部が残されており、該パッド部の外周を

外周線とし第1の幅を有する枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置されるように凹部を形成する工程と、(d)前記凹部内を埋め込むように、前記半導体基板上に導電性材料からなる第1の膜を形成する工程と、(e)前記第1の膜の上層部を除去し、前記凹部内に残った該第1の膜からなる第1のパッドを形成する工程とを有する半導体装置の製造方法が提供される。

[0023]

本発明の他の観点によると、半導体基板と、前記半導体基板の上に形成された 絶縁性材料からなる第1の層間絶縁膜と、前記第1の層間絶縁膜の上に形成され た第1の層内絶縁膜であって、該第1の層内絶縁膜の底面まで達する凹部が設け られており、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該 パッド部は、該配線部の幅よりも広く、該パッド部内に複数の凸部が残されてお り、該パッド部の外周を外周線とし第1の幅を有する枠状の第1の枠状領域のう ち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹 部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状 の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置 されている前記第1の層内絶縁膜と、前記凹部のパッド部内に埋め込まれた第1 のパッドと、前記凹部の配線部内に埋め込まれた配線とを有する半導体装置が提 供される。

[0024]

凹部のパッド部内に複数の凸部が残されているため、工程(e)で第1の膜を 除去する際に、パッド部内の第1の膜の上面に窪みが発生すること抑制すること ができる。配線近傍領域の凹部の面積比が比較的大きいため、配線近傍領域内の 第1のパッドの面積比が大きくなる。このため、配線からパッドに流入する電流 が、第1のパッドの特定の箇所に過度に集中することを回避することができる。

[0025]

【発明の実施の形態】

図1に、本発明の第1の実施例による半導体装置の断面図を示す。半導体基板 1の表層部に素子分離絶縁膜5が形成され、活性領域を画定している。素子分離 絶縁膜5は、シリコン局所酸化(LOCOS)法や、シャロートレンチアイソレ ーション(STI)法により形成される。活性領域の基板表面上に、MOS型電 界効果トランジスタ(MOSFET)6が形成されている。

[0026]

半導体基板1の上に、MOSFET6を覆うように、層間絶縁膜10が形成されている。層間絶縁膜10は、窒化シリコンからなる下層10Aと、酸化シリコンからなる上層10Bとの2層構造を有する。ビアホール11が、層間絶縁膜10を貫通する。ビアホール11は、MOSFET6のソース領域及びドレイン領域に対応する位置に配置されている。ビアホール11の内面を、窒化チタン(TiN)からなるバリア層12Aが覆い、ビアホール11内に、タングステン(W)からなる導電性のプラグ12Bが埋め込まれている。

[0027]

ここまでの構造は、公知の成膜技術、フォトリソグラフィ、化学機械研磨等を 用いて形成することができる。

[0028]

層間絶縁膜10の上に、4層の配線層20が配置されている。上下に隣り合う2つの配線層20の間に、層間絶縁膜30が配置されている。各配線層20は、層内絶縁膜21、配線25、及びパッド27を含む。配線25及びパッド27は、層内絶縁膜21の底面まで達する溝(凹部)内に埋め込まれている。溝の内面と配線25との界面、及び溝の内面とパッド27との界面に、バリアメタル層26が配置されている。配線25及びパッド27は、例えば銅(Cu)で形成され、バリアメタル層26は、例えば窒化タンタル(TaN)で形成される。バリアメタル層26の厚さは例えば30nmである。

[0029]

層内絶縁膜21の各々は、半導体基板1側から、エッチングストッパ膜22、中層膜23、及び上層膜24が順番に積層された3層構造を有する。エッチングストッパ膜22は、例えば窒化シリコンで形成され、その厚さは50nmである

。中層膜23は、例えば弗素添加酸化シリコンで形成され、その厚さは350nmである。上層膜24は、例えば酸化シリコンで形成され、その厚さは150nmである。

[0030]

層間絶縁膜30と、その下の配線層20との間に、エッチングストッパ膜31 が配置されている。層間絶縁膜30は、例えば酸化シリコンで形成され、その厚さは500nmである。エッチングストッパ膜31は、例えば窒化シリコンで形成され、その厚さは50nmである。

[0031]

層間絶縁膜30とエッチングストッパ膜31との2層に、ビアホール35が形成されている。ビアホール35内に、導電性のプラグ36が埋め込まれている。ビアホール35の内面とプラグ36との間に、バリアメタル層37が配置されている。バリアメタル層37は、例えば窒化タンタルで形成され、その厚さは30nmである。プラグ36は、例えばCuで形成され、上下の配線同士またはパッド同士を接続する。

[0032]

すべての配線層20内に、同一パターンのパッド27が、基板面内の同じ位置 に配置されている。このパッド27の形状については、後に詳しく説明する。

[0033]

第4層目の配線層20の上に、エッチングストッパ膜41及び層間絶縁膜40が、この順番に積層されている。ビアホール45が、層間絶縁膜40とエッチングストッパ膜41との2層を貫通する。ビアホール45内に、導電性のプラグ46が埋め込まれている。ビアホール45の内面とプラグ46との間に、接着層47が配置されている。接着層47は、例えばTiNで形成され、その厚さは200nmである。プラグ46は、例えばタングステン(W)で形成される。

[0034]

層間絶縁膜40の表面上の、パッド27に対応する位置に、パッド50が形成されている。パッド50と層間絶縁膜40との界面に、バリアメタル層51が配置されている。パッド50は、プラグ46を介して、その下のパッド27に接続

されている。層間絶縁膜40の他の領域上に、配線60やパッドが形成されている。これらのパッドは、例えば回路試験用、ワイヤボンディング用、またはバンプ形成用である。

[0035]

層間絶縁膜40の上に、パッド50や配線60を覆う被覆膜70が形成されている。被覆膜70は、厚さ1000nmの酸化シリコン膜70Aと厚さ500nmの窒化シリコン膜70Bとの2層で構成される。被覆膜70に、パッド50の上面を露出させる開口71が形成されている。パッド50の上面のうち、露出していない領域と被覆膜70との界面に、バリアメタル層52が形成されている。

[0036]

パッド50は、例えばA1Cu合金(Cuの含有率0.5重量%)で形成され、その厚さは1000nmである。バリアメタル層51及び52の各々は、例えばTiNで形成され、その厚さは50nmである。パッド50の上面に、導線75がワイヤボンディングされている。パッド75は、その下の配線層内のパッド27及びプラグ36を介して、半導体基板1の表面上に形成された半導体素子、例えばMOSFET6に接続されている。

[0037]

図2(A)に、第1層目の配線層20内に配置されたパッド27の平面図を示す。図1は、図2(A)の一点鎖線A1-A1における断面図に相当する。パッド27に配線25が連続している。図1に示した第2層目から第4層目までの配線層20内に配置されたパッド27も、図2(A)に示したパッド27と同一の平面形状を有する。

[0038]

パッド27の内部が、第1の枠状領域27a、第2の枠状領域27c、及び中央領域27dに区分けされている。第1の枠状領域27aは、パッド27の外周を外周線とし、幅がL1の枠状の領域である。第2の枠状領域27cは、第1の枠状領域27aの内周線を外周線とし、幅がL2の枠状の領域である。中央領域27dは、第2の枠状領域27cの内周線よりも内側の領域である。配線25をパッド27内に延長した領域と、第1の枠状領域27aとが重なった領域27b

を、配線近傍領域と呼ぶこととする。

[0039]

第2の枠状領域27c内に、正方形の複数の絶縁領域21aが配置されている。第1の枠状領域27a及び中心領域27d内には、絶縁領域21aが配置されていない。第2の枠状領域27c内において、絶縁領域21aは、図の横方向及び縦方向に、ピッチPで規則的(周期的)に配置されている。絶縁領域21aの一辺の長さをP1とし、相互に隣り合う2つの絶縁領域21aの間隔をP2とする。

第1の枠状領域27aの幅L1は、間隔P2以上である。

[0040]

図2(A)に示したパッド27においては、第1の枠状領域27a、特に配線近傍領域27b内に絶縁領域21aが配置されていないため、配線25からパッド27に流入する電流、またはパッド27から配線25に流出する電流の過度の集中を防止することができる。電流の過度の集中を、より効率よく回避するために、幅L1を間隔P2以上とすることが好ましく、ピッチP以上とすることがより好ましい。なお、絶縁領域21aが周期的に配置されていない場合には、相互に隣り合う2つの絶縁領域21aの間隔のうち最小のものよりも、幅L1を大きくすることが好ましい。

[0041]

次に、幅L1と配線25の幅W1との関係について考察する。図15に、パッド27の内部において、配線25から流入した電流の通過する部分の合計の幅Wtと、配線幅W1との関係を示す。ここで、幅Wtは、図14及び式(1)の2×W2+n×W3に相当する。図2に示した幅L1及び間隔P2が、それぞれ図14の間隔W2及びW3に対応する。

[0042]

図15では、ピッチPが2.5 μ m、間隔P1が1.0 μ mの場合を示している。横軸は配線幅W1を単位「 μ m」で表し、縦軸は電流通過部分の合計幅Wtを単位「 μ m」で表す。

[0043]

図中の直線 $a_1 \sim a_8$ が、それぞれ幅 L_1 が 1μ m、 2μ m、 3μ m、 4μ m、 5μ m、 6μ m、 7μ m、及び 8μ mの場合を示す。図15のW $t \ge$ W1の領域(破線よりも左上の領域)では、過度の電流集中が生じない。

[0044]

例えば、配線幅W1が10 μ mのとき、幅L1が3.5 μ m以上であれば、過度の電流集中が発生しないことがわかる。配線幅W1が5 μ mのときは、幅L1が1.5 μ m以上であればよい。より一般的には、配線幅W1が5 μ m以上10 μ m以下のとき、L1 μ 0の好適な範囲が35%以上であり、配線幅W1が5 μ 0とき、L1 μ 1の好適な範囲が30%以上であると考えられる。

[0045]

厳密には、この好適な範囲は、ピッチPや間隔P2によって変動し得るが、上述の条件を満たすように設計することにより、過度の電流集中により発生する問題を回避することができるであろう。

[0046]

図1に示した第1層目の配線層20を形成した後、それよりも上層のパターンを形成する前に、半導体基板1の表面上に形成された半導体素子の特性を検査したい場合がある。この検査時には、図2(B)に示すように、第1層目の配線層20内に形成されたパッド27に検査用の針29を接触させて、電源電圧の供給、及び出力信号の検出等が行われる。各配線層20の同じ位置にパッド27が配置されているため、各配線層20を形成した後に、同一の手順で検査を行うことができる。

[0047]

図2に示したように、パッド27の中央領域27d内に絶縁領域21aが配置されていないため、検査用の針とパッド27との安定した接触を確保することが可能になる。高い接触の安定性を確保するために、中央領域27dを、直径20μmの円を内包する大きさ及び形状とすることが好ましい。また、中央領域27dに発生するディッシングを抑制するために、中央領域27dの面積を、パッド27の面積(絶縁領域21aを含む面積)の1/4以下とすることが好ましい。

[0048]

次に、図3及び図4を参照して、図1に示したパッド27及びその上のプラグ36の作製方法について説明する。図3及び図4では、第1層目の配線層20内に配置されたパッド27と、その上のプラグ36を例にとって、作製方法を説明するが、その他の配線層20内に配置されたパッド27も同様の方法で作製することができる。

[0049]

図3(A)に示すように、層間絶縁膜100上に、窒化シリコン(SiN)からなる厚さ50nm0エッチングストッパ膜22を形成する。エッチングストッパ膜22は、例えば原料ガスとしてシラン(SiH $_4$)とアンモニア(NH $_3$)とを用いたプラズマ励起化学気相成長(PE-CVD)により形成することができる。

[0050]

エッチングストッパ膜 2 2 の上に、弗素添加酸化シリコン(SiOF)からなる厚さ 3 5 0 n m の中層膜 2 3 を形成する。中層膜 2 3 は、例えば原料ガスとしてフルオロシラン(SiF_4)と酸素(O_2)とを用いた PE-CVDにより形成することができる。

[0051]

中層膜23の上に、酸化シリコン(SiO_2)からなる厚さ150nmの上層膜24を形成する。上層膜24は、例えば原料ガスとしてシランと酸素(O_2)とを用いた PE-CVDにより形成することができる。 CMPにより上層膜24の表面の平坦化を行う。

[0052]

上層膜 24 の上に、レジストパターン 80 を形成する。レジストパターン 80 には、パッド 27 及び配線 25 に対応する開口が形成されている。レジストパターン 80 をマスクとして、上層膜 24、中層膜 23 をエッチングする。このエッチングは、CF系ガス(例えば、CF $_4$ 、C $_4$ F $_8$ 等を含むガス)を用いた反応性イオンエッチング(RIE)により行うことができる。

[0053]

その後、酸素プラズマを用いてレジストパターン80をアッシングする。パタ

ーニングされた上層膜24及び中層膜23をマスクとして、エッチングストッパ 膜22をエッチングする。このエッチングは、CHF系ガス(例えばCHF3を 含むガス等)を用いたRIEにより行うことができる。

[0054]

図3 (B) に示すように、エッチングストッパ膜22、中層膜23、及び上層膜24の3層構造を有する層内絶縁膜21が残る。層内絶縁膜21には、パッド27が配置されるべき凹部101が形成されている。

[0055]

図3(C)に示すように、基板の全面に、厚さ30nmのTaN層26Lを、スパッタリングにより形成する。TaN層26Lの表面上に、Cu層をスパッタリングにより形成し、このCu層をシード層としてめっき法により厚さ1500nmのCu層27Lを形成する。

[0056]

図4 (D) に示すように、上層膜24の上面が露出するまでCMPを行い、余分なCu層27L及びTaN層26Lを除去する。開口101内に、TaN層26Lの一部からなるバリアメタル層26、及びCu層27Lの一部からなるパッド27が残る。パッド27内に絶縁領域21aが配置されているため、CMP時のディッシングやエロージョンの発生を抑制することができる。

[0057]

図4 (E) に示すように、窒化シリコンからなる厚さ50nmのエッチングストッパ膜31を形成する。エッチングストッパ膜31の形成は、例えば原料ガスとしてシランとアンモニアとを用いたPE-CVDにより行うことができる。エッチングストッパ膜31の上に、酸化シリコンからなる厚さ500nmの層間絶縁膜30を形成する。層間絶縁膜30は、例えば原料ガスとしてシランと酸素とを用いたPE-CVDにより形成することができる。

[0058]

層間絶縁膜30とエッチングストッパ膜31とを貫通するビアホール35を形成する。パッド27の形成方法と同様に、TaN層とCu層との成膜、及びCM P工程を実施することにより、ビアホール35内にバリアメタル層37及びプラ グ36を形成する。

[0059]

以上の工程を繰り返すことにより、図1に示した第1層目の配線層20から第 4層目の配線層20までを形成することができる。

[0060]

次に、図1を参照して、第4層目の配線層20よりも上層の多層構造の作製方法について説明する。

[0061]

第4層目の配線層20の上に、窒化シリコンからなるエッチングストッパ膜41、及び酸化シリコンからなる層間絶縁膜40を順番に形成する。CMPにより層間絶縁膜40の表面の平坦化を行う。この2層に、ビアホール45を形成する。ビアホール45の内面及び層間絶縁膜40の上面を覆う厚さ200nmのTiN層を形成する。このTiN層の上に、ビアホール45内を埋め込むように厚さ400nmのW層を形成する。CMPにより、余分のW層とTiN層とを除去し、ビアホール45内に、TiNからなる接着層47とWからなるプラグ46とを残す。

[0062]

層間絶縁膜40の上に、厚さ50nmのTiN層、厚さ1000nmのA1C u合金層、及び厚さ50nmのTiN層を順番に形成する。この3層をパターニングして、TiNからなるバリアメタル層51、A1Cu合金からなるパッド50、及びTiNからなるバリアメタル層52を残す。この3層のエッチングは、塩素系ガス(例えば $C1_2$ EO_2 EArE0混合ガス)を用いたRIEにより行うことができる。この工程で、配線60が形成される。

[0063]

層間絶縁膜40の上に、パッド50及び配線60を覆う厚さ1000nmの酸化シリコン膜70A及び厚さ500nmの窒化シリコン膜70Bを順番に形成する。窒化シリコン膜70B、酸化シリコン膜70A、及びバリアメタル層52の3層を貫通する開口71を形成する。窒化シリコン膜70Bと酸化シリコン膜70Aとの2層は、CF系ガスを用いたRIEにより行い、バリアメタル層52の

エッチングは、塩素系ガスを用いたRIEにより行うことができる。

[0064]

パッド50に検査用の針を接触させ、半導体基板1の表面上に形成されている 半導体素子の検査を行う。検査結果が合格であれば、スクライブラインに沿って 半導体基板1をスクライブし、各チップに分離する。パッド50がスクライブ領 域内に配置されている場合、チップに分離された後は、図1に示したパッド50 及びその下のパッド27は、元形を止めないが、チップの端部に、パッド50や パッド27の残該が残る場合もある。パッド50がチップ領域内に配置されてい る場合には、パッド50やその下のパッド27が、チップ内にそのまま残る。

[0065]

次に、図5を参照して、パッド内の絶縁領域とプラグとの位置関係について説明する。

[0066]

図5 (A) は、パッド27内に配置された絶縁領域21aとビアホール45との位置関係の一例を示す図である。ビアホール45は、絶縁領域21aと重ならない位置に配置されている。すなわち、ビアホール45は、パッド27の導電領域に内包されている。

[0067]

このような配置にすると、図1に示したビアホール45を形成する際に、オーバエッチングが発生したとしても、下の層内絶縁膜21が露出しない。このため、層内絶縁膜21内の中層膜23が水分を吸着することによる密着性の低下を防止することができる。

[0068]

図5(A)に示したビアホール45は、パッド27内にほぼ一様に分布していた。図5(B)に示した構成例では、ビアホール45が中央領域27d内に配置されていない。以下、図5(B)に示した構成例の効果について説明する。

[0069]

中央領域27d内に、絶縁領域21aが配置されていないため、CMPにより パッド27の中央領域27dにディッシングが発生する場合がある。ディッシン

グが発生すると、図1に示した第4層目のパッド27の中央領域27dの上の層間絶縁膜40が実質的に厚くなる。これにより、中央領域27dの上に形成されるビアホールが層間絶縁膜40を貫通しない場合が生じ得る。図5(B)に示したように、中央領域27d内にビアホールを配置しないことにより、ビアホールの貫通不良の発生を防止することができる。

[0070]

貫通不良のビアホールが発生すると、上下のパッドを接続するプラグの実質的な本数が減少する。このため、プラグ1個あたりに流れる電流が、設計値を超えてしまう。なお、第4層目に限らず、他の層のパッド27にも、図5(B)と同様の構成を採用してもよい。

[0071]

図5 (C) に示すように、絶縁領域21 a の配置されていない中央領域27 d 内に、一つの大きなビアホール45を配置してもよい。

[0072]

図6に、図5 (C) に示したパッドの断面図を示す。第4層目の配線層20の上に、エッチングストッパ膜41及び層間絶縁膜40が形成されている。この2層を貫通するビアホール45が、パッド27の中央領域27dに内包される位置に形成されている。層間絶縁膜40の上にパッド50が形成されている。パッド50は、ビアホール45内を経由して第4層目の配線層20内に配置されたパッド27の中央領域27dに接続される。パッド50の底面とその下地表面との間には、バリアメタル層51が配置されている。パッド50よりも上層の構成は、図1に示した半導体装置の構成と同様である。

[0073]

導線75とパッド50との接触部が、ビアホール45の外側まで広がっている。このため、基板の法線に平行な視線で見たとき、導線75とパッド50との接触部が、層間絶縁膜40の一部と重なる。酸化シリコンからなる層間絶縁膜40は、Cuのパッド27よりも硬い。このため、導線75とパッド50との接触部が層間絶縁膜40と重なっている領域において、導線75とパッド50との高い密着性を確保することができる。

[0074]

図7(A)及び(B)に、パッド27の他の構成例を示す。図7(A)は、図2に示した第1の枠状領域27aのうち配線近傍領域27b以外の領域に、絶縁領域21aが配置されている例を示す。配線近傍領域27b内に絶縁領域21aを配置しないことにより、電流の過度の集中を回避することができる。

[0075]

図7(B)は、正方形のパッド27の3つの辺に、それぞれ配線25が接続されている例を示す。3本の配線25の各々に対応して配線近傍領域27bが配置されている。このような構成とすることにより、いずれの配線25から電流が流入する場合にも、電流の過度の集中を回避することができる。

[0076]

図8(A) 乃至(C)に、さらに、パッド27の他の構成例を示す。図2及び図7に示した構成では、中央領域27d内に絶縁領域21aが配置されていなかった。図8(A)乃至(C)に示す構成例では、中央領域27d内にも絶縁領域21aが配置されている。図8(A)乃至(C)に示したパッド27の中央領域27d以外の領域における絶縁領域21aの配置は、それぞれ図7(A)、図7(B)、及び図2に示したパッド27の構成と同様である。

[0077]

検査用の針を接触させる必要のないパッド27は、図8(A)乃至(C)に示した構成としてもよい。中央領域27d内にも絶縁領域21aが配置されているため、中央領域27dにおけるディッシングの発生を防止することができる。

[0078]

上記第1の実施例では、層内絶縁膜21の一部に、弗素添加酸化シリコンからなる中層膜23を配置したが、中層膜23を、ポリアリルエーテル等の有機絶縁材料で形成してもよい。また、層内絶縁膜21を、エッチングストッパ膜と酸化シリコン膜との2層構造としてもよい。

[0079]

次に、図9乃至図11を参照して、本発明の第2の実施例による半導体装置及びその製造方法について説明する。上記第1の実施例では、シングルダマシン法

で配線及びプラグを形成したが、第2の実施例では、デュアルダマシン法が採用 される。

[0800]

図9 (A)の状態に至るまでの工程について説明する。図9 (A) に示した層間絶縁膜10よりも下層の構造は、図1に示した第1の実施例による半導体装置の層間絶縁膜10よりも下層の構造と同一である。

[0081]

層間絶縁膜10の上に、第1層目の配線層20が形成されている。図1に示した第1層目の配線層20内の層内絶縁膜21は、エッチングストッパ膜22、弗素添加酸化シリコン層23、及び酸化シリコン層24の3層構造であったが、第2の実施例による半導体装置の層内絶縁膜21は、窒化シリコンからなるエッチングストッパ膜と酸化シリコン層との2層構造を有する。層内絶縁膜21に形成された凹部に、パッド27が埋め込まれている。凹部の内面とパッド27との間に、バリアメタル層26が配置されている。

[0082]

第1層目の配線層20の上に、第1エッチングストッパ膜100、層間絶縁膜101、第2エッチングストッパ膜102、及び層内絶縁膜103を順番に形成する。第1エッチングストッパ膜100及び第2エッチングストッパ膜102の各々は、窒化シリコンで形成され、その厚さは50nmである。層間絶縁膜101及び層内絶縁膜103の各々は、酸化シリコンで形成され、その厚さは350nmである。

[0083]

層内絶縁膜103の表面上に、レジストパターン105を形成する。レジストパターン105には、図1に示したビアホール35に対応する開口105aが設けられている。レジストパターン105をマスクとして、層内絶縁膜103、第2エッチングストッパ膜102、及び層間絶縁膜101をエッチングし、第1エッチングストッパ膜100の一部を露出させる。これらの各膜のエッチングは、CF系ガスを用いた異方性のRIEにより行うことができる。CとFとの組成比の異なる種々のガスを用いることにより、窒化シリコン膜をエッチングしたり、

窒化シリコン膜をエッチングストッパ膜として作用させたりすることができる。 エッチング途中に、使用するガスを切り替えることにより、第2エッチングストッパ膜102をエッチングし、第1エッチングストッパ膜100の上面でエッチングを停止させることができる。エッチング後、レジストパターン105を除去する。

[0084]

図9(B)に示すように、層内絶縁膜103、第2エッチングストッパ膜102、及び層間絶縁膜101の3層を貫通するビアホール108が形成される。基板表面に樹脂を塗布した後、溶解させ、ビアホール108のうち、第2エッチングストッパ膜102の底面よりも深い部分に樹脂109を埋め込む。熱処理を行い、樹脂109を硬化させる。樹脂109として、例えば感光剤を除去したレジスト材料を用いることができる。

[0085]

層内絶縁膜103の表面上に、レジストパターン110を形成する。レジストパターン110には、図1に示したパッド27に対応する開口110aが形成されている。レジストパターン110をマスクとして、層内絶縁膜103をエッチングする。このエッチングは、CF系ガスを用いた異方性のRIEにより行うことができる。エッチング後、レジストパターン110及び樹脂109を、アッシングにより除去する。

[0086]

図10(C)に示すように、層内絶縁膜103の底面まで達する凹部112が 形成される。凹部112の底面の一部に、ビアホール108が開口している。層 内絶縁膜103をマスクとして第2エッチングストッパ膜102をエッチングす ると同時に、層間絶縁膜101をマスクとして第1エッチングストッパ膜100 をエッチングする。

[0087]

図10(D)に示すように、エッチングストッパ膜100及び102のうち露出していた部分が除去される。ビアホール108の内面、凹部112の内面、及び層内絶縁膜103の表面を、バリアメタル層115で覆う。バリアメタル層1

15は、例えばTaNまたはTaで形成され、その厚さは30nmである。

[0088]

バリアメタル層115の上に、導電膜116を形成する。導電膜116は、例えばCuで形成され、その厚さは1500nmである。導電膜116は、スパッタリングによりCuからなるシード層を形成した後、Cuをめっきすることにより形成される。ビアホール108内、及び凹部112内が、導電膜116で埋め込まれる。

[0089]

図11に示すように、層内絶縁膜103の上面が露出するまでCMPを行うことにより、余分の導電膜116及びバリアメタル層115を除去する。ビアホール108内及び凹部112内に、導電膜116が残る。パッドを画定する凹部112内に、層内絶縁膜103の一部が島状に残されているため、CMP時のディッシングやエロージョンの発生を抑制することができる。同様の工程を繰り返し行うことにより、多層配線層を形成することができる。

[0090]

このように、デュアルダマシン法を用いてパッドを形成する第2の実施例の場合にも、第1の実施例と同様の効果を得ることができる。

[0091]

図16に、パッド27の他の形状を示す。上述の実施例では、例えば図2(A)に示したように、パッド27の第2の枠状領域内に、行列状にほぼ均等に絶縁領域21aが分散されていた。図16に示すように、正方形状の第2の枠状領域27c内の、相互に対向する2つの辺に相当する領域に、細長い複数の絶縁領域21aを配置してもよい。この場合、第2の枠状領域27cのうち、絶縁領域21aの配置されていない辺に対応するパッド27の外周に、配線25が接続される。

[0092]

この場合にも、部分的に絶縁領域21 a を配置することにより、エロージョンやディッシングの発生を抑制することができる。また、中央領域27 d 内は、全面が導電領域とされているため、導電性の針を安定して接触させることができる

。また、電流の過度の集中を回避することができる。

[0093]

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

[0094]

上記実施例から、以下の付記に示された発明が導出される。

- (付記1) (a)表面上に半導体素子が形成された半導体基板の上に、絶縁材料からなる第1の層間絶縁膜を形成する工程と、
- (b)前記第1の層間絶縁膜の上に、絶縁材料からなる第1の層内絶縁膜を形成する工程と、
- (c) 前記第1の層内絶縁膜に凹部を形成する工程であって、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広い幅を有し、該パッド部内に複数の凸部が残されており、該パッド部の外周を外周線とし第1の幅を有する枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置されるように凹部を形成する工程と、
- (d)前記凹部内を埋め込むように、前記半導体基板上に導電性材料からなる 第1の膜を形成する工程と、
- (e)前記第1の膜の上層部を除去し、前記凹部内に残った該第1の膜からなる第1のパッドを形成する工程と

を有する半導体装置の製造方法。

(付記2) 前記工程(e)の後、さらに、

- (f)前記第1の層内絶縁膜及び残された前記第1の膜の上に、絶縁材料からなる第2の層間絶縁膜を形成する工程と、
- (g)前記第2の層間絶縁膜にビアホールを形成する工程であって、基板の法線に平行な視線で見たとき、該ビアホールが前記第1のパッドに内包されるよう

に前記ビアホールを形成する工程と、

(h) 前記第2の層間絶縁膜の上に、前記ビアホール内を経由して前記第1の パッドに接続された第2のパッドを形成する工程と

を有する付記1に記載の半導体装置の製造方法。

(付記3) 前記工程(h)の後、さらに、

(i)前記第2のパッドに導電性の針を接触させて、前記半導体素子の検査を 行う工程を含む付記2に記載の半導体装置の製造方法。

(付記4) 前記工程(i)の後、さらに、

(j)前記第2のパッドの内側を通過するように、前記半導体基板をスクライビングする工程を含む付記3に記載の半導体装置の製造方法。

(付記5) 前記第1の枠状領域内に、前記凸部が配置されていない付記1乃至4のいずれかに記載の半導体装置の製造方法。

(付記6) 前記第2の枠状領域よりも内側の中央領域には前記凸部が残されておらず、

さらに、前記工程(e)の後、前記第1の層内絶縁膜及び残された前記第1の 膜の上に、絶縁材料からなる第2の層間絶縁膜を形成する工程と、

前記第2の層間絶縁膜にビアホールを形成する工程であって、基板の法線に平 行な視線で見たとき、該ビアホールが前記中央領域に内包されるように前記ビア ホールを形成する工程と、

前記第2の層間絶縁膜の上に、前記ビアホール内を経由して前記第1のパッド に接続された第2のパッドを形成する工程と、

前記第2のパッドに、導線をワイヤボンディングする工程であって、基板の法 線に平行な視線でみたとき、前記導線と前記第2のパッドとの接触部が前記ビア ホールの外側まで広がるようにボンディングを行う工程と

を有する付記1に記載の半導体装置の製造方法。

(付記7) 半導体基板と、

前記半導体基板の上に形成された絶縁性材料からなる第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された第1の層内絶縁膜であって、該第1の 層内絶縁膜の底面まで達する凹部が設けられており、該凹部は、パッド部と、該 パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広く、 該パッド部内に複数の凸部が残されており、該パッド部の外周を外周線とし第1 の幅を有する枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長し た領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内 周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比 よりも大きくなるように前記凸部が配置されている前記第1の層内絶縁膜と、

前記凹部のパッド部内に埋め込まれた第1のパッドと、

前記凹部の配線部内に埋め込まれた配線と

を有する半導体装置。

(付記8) 前記第1の層内絶縁膜、前記第1のパッド、及び前記配線の上に形成され、基板の法線に平行な視線で見たとき、前記第1のパッドと部分的に重なるように配置されたビアホールが設けられている第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成され、前記ビアホール内を経由して前記第1 のパッドに接続された第2のパッドと

を有する付記7に記載の半導体装置。

- (付記9) 前記配線近傍領域内に前記凸部が配置されていない付記7または8 に記載の半導体装置。
- (付記10) 前記第2の枠状領域よりも内側の中央領域内に前記凸部が配置されていない付記7万至9のいずれかに記載の半導体装置。
- (付記11) 基板の法線に平行な視線で見たとき、前記ビアホールが前記第1 のパッドに内包されている付記7万至10のいずれかに記載の半導体装置。
- (付記12) 前記第2の枠状領域内に、前記凸部が第1の方向に第1のピッチで規則的に配置されており、前記第1の枠状領域の前記第1の方向に関する幅が、該第1のピッチ以上である付記7万至11のいずれかに記載の半導体装置。
- (付記13) さらに、前記パッドにワイヤボンディングされた導線を有し、前記第2の枠状領域よりも内側の中央領域内に前記凸部が配置されておらず、前記ビアホールが前記中央領域内に配置されており、基板の法線に平行な視線で見たとき、前記第2のパッドと前記導線との接触部が前記ビアホールの外側まで広がっている付記8に記載の半導体装置。

[0095]

【発明の効果】

以上説明したように、本発明によれば、パッド内に絶縁領域を配置しておくことにより、CMP後のディッシングやエロージョンの発生を抑制することができる。パッドと配線との接続箇所近傍に、絶縁領域が配置されていない領域を設けておくことにより、配線からパッドに流入する電流の過度の集中を回避することができる。また、パッドの中央部に、絶縁領域が配置されていない領域を設けておくことにより、検査用の針をパッドに接触させる際の接触の不安定性を回避することができる。

【図面の簡単な説明】

【図1】

第1の実施例による半導体装置の断面図である。

【図2】

第1の実施例による半導体装置に用いられるパッドの平面図である。

【図3】

第1の実施例による半導体装置の製造方法を説明するための断面図(その1) である。

【図4】

第1の実施例による半導体装置の製造方法を説明するための断面図(その2)である。

【図5】

パッドの絶縁領域とビアホールとの相対位置関係を示す図である。

【図6】

ビアホールがパッドの中央領域にのみ配置されている構成例のパッドの断面図である。

【図7】

パッドの他の構成例を示す平面図である。

【図8】

パッドの他の構成例を示す平面図である。

【図9】

第2の実施例による半導体装置の製造方法を説明するための断面図(その1) である。

【図10】

第2の実施例による半導体装置の製造方法を説明するための断面図(その2) である。

【図11】

第2の実施例による半導体装置の製造方法を説明するための断面図(その3)である。

·【図12】

従来の半導体装置に用いられているパッドの断面図である。

【図13】

従来の半導体装置に用いられているパッドの平面図である。

【図14】

電流の集中の原因を説明するためのパッド及び配線の平面図である。

【図15】

パッド内の電流通過領域の合計幅Wtと、配線幅W1との関係を示すグラフである。

【図16】

パッドの他の形状を示す平面図である。

【符号の説明】


- 1 半導体基板
- 5 素子分離絶縁膜
- 6 MOSFET
- 10、30、40、101 層間絶縁膜
- 11、35、45、108 ビアホール
- 12A、26、36、47、51、52、115 バリアメタル層
- 12B、37、46 プラグ
- 20 配線層

- 21、103 層内絶縁膜
- 22、31、41、100 エッチングストッパ膜
- 23 中層膜
- 24 上層膜
- 25 配線
- 27、50 パッド
- 60 配線
- 70 被覆膜
- 71 開口
- 80、105 レジストパターン
- 109 樹脂
- 112 凹部
- 116 導電膜


【書類名】


図面

【図1】




【図2】







【図3】

第1の実施例による半導体装置の製造方法(その1)







(C)




【図4】


第1の実施例による半導体装置の製造方法(その2)







【図5】









【図6】





【図7】






【図8】









【図9】

第2の実施例による半導体装置の製造方法(その1)







【図10】

第2の実施例による半導体装置の製造方法(その2)

(C)




(D)




【図11】

第2の実施例による半導体装置の製造方法(その3)





【図12】


従来例




【図13】













【図15】



【図16】



特2001-271416

【書類名】

要約書

【要約】

【課題】 パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置の製造方法を提供する。

【解決手段】 半導体基板の上に、絶縁材料からなる層間絶縁膜を形成する。層間絶縁膜の上に、絶縁材料からなる層内絶縁膜を形成する。層内絶縁膜に凹部を形成する。該凹部は、パッド部と、該パッド部に連続する配線部とを含む。パッド部は、配線部の幅よりも広い。パッド部内に複数の凸部が残されている。パッド部の外周を外周線とする第1の枠状領域のうち、配線部をパッド部内に延長した領域と重なる領域における凹部の面積比が、第1の枠状領域の内周線を外周線とする第2の枠状領域における凹部の面積比よりも大きくなるように凸部が配置されている。凹部内を埋め込むように、半導体基板上に導電膜を形成する。導電膜の上層部を除去し、凹部内に残った第1の膜からなる第1のパッドを形成する

【選択図】 図2

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1.996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社